Синхронні (або паралельні) лічильники - найбільш швидкодіюча різновид лічильників. На-ращіваніе їх розрядності при дотриманні певних ус-ловий не призводить до збільшення повної затримки спрацювання-ня. Тобто можна вважати, що саме синхронні лічильники працюють як ідеальні лічильники, все розряди яких сраба-ють одночасно, паралельно. Затримка спрацьовування лічильника в цьому випадку приблизно дорівнює затримці спрацьовування одного тригера. Досягається така швидкодія істотний-ним ускладненням внутрішньої структури мікросхеми.
Разом з тим недоліком синхронних лічильників є більш складне управління їх роботою в порівнянні з асинхрон-Хроні лічильниками і з синхронними лічильниками з асинхрон-Хроні переносом. Тому синхронні лічильники доцільність-різному застосовувати тільки в тих випадках, коли дійсно тре-буется дуже високу швидкодію, дуже висока швидкість перемикання розрядів. Інакше ускладнення схеми керування може бути не виправдане.
Мал. 1.1. Тимчасова діаграма роботи синхронних двійкових лічильників.
Тимчасова діаграма роботи синхронного лічильника (рис. 1.1) відрізняється від тимчасової діаграми синхронного лічильника з асинхронним перенесенням способом формування сигналу пере-носа, використовуваного при каскадування лічильників для збіль-чення розрядності. Сигнал переносу CR виробляється в даному випадку тоді, коли всі виходи рахунок-чика встановлюються в одиницю (при прямому рахунку) або в нуль (при зворотному рахунку). Вхідний тактовий сигнал в освіті сигналу переносу при цьому не бере участь.
При спільному включенні для збільшен-ня розрядності, наприклад, двох лічильників тактові входи С обох лічильників об'єднуються, а сигнал перенесення першого лічильника подається на вхід дозволу рахунку (ЕСТ) другого лічильника. В результаті другий лічильник буде рахувати кожен шістнадцятий вхідний тактовий імпульс (так як він буде спрацьовувати тільки при перенесенні від першого лічильника). Вихід-ні сигнали другого лічильника будуть перемикатися по фронту загального тактового сигналу одночасно з вихідними сигналу-ми першого лічильника. Умовою правильної роботи буде в дан-ному випадку наступне: за період тактового сигналу повинен ус-співати виробитися сигнал перенесення першого лічильника.
Мал. 1.2 Синхронні лічильники стандартних серій.
У стандартні серії мікросхем входять кілька різно-видність синхронних (паралельних) лічильників (рис. 1.2). Розрізняються вони способом рахунку (виконавчі або двійковій-десяткові, реверсивні або НЕ реверсивні), управляючими сигналами (наявністю або відсутністю сигналу скидання). Всі лічильники вважають по позитивному фронту тактового си-ла, всі мають вихід перенесення CR і входи розширення для кас-кадірованія. Всі лічильники мають можливість паралельного запису інформації.
Лічильники ІЕ9 і ІЕ10 відрізняються один від одного тільки тим, що ІЕ9 - двійково-десятковий, а ІЕ10 - двійковий
Лічильники ІЕ12 (двійковій-десятковий) і ІЕ13 (двійковий) відрізняються від ІЕ9 і ІЕ10 тим, що вони реверсивні, тобто допускають як прямий, так і зворотний рахунок.
Мікросхеми ІЕ16 (двійковій-десятковий лічильник) і ІЕ17 (двійковий лічильник) відрізняються від розглянутих синхронної паралельної записом по фронту тактового сигналу С, можли-ністю прямого і зворотного рахунку і відсутністю сигналу сбро-са в нуль.
Можливості застосування синхронних (паралельних) лічильників дуже широкі. Досить сказати, що вони без всяких проблем можуть замінити у всіх схемах як асинхрон-Хроні (послідовні) лічильники, так і синхронні лічильники з асинхронним (послідовним) перенесенням. При необхідності досягнення максимального бистродей-наслідком вони мають великі переваги в порівнянні з усіма іншими лічильниками. Їх вихідний код встановлює-ся одночасно при будь-якій кількості розрядів без примі-вати додаткових вихідних регістрів (які требо-валися в разі асинхронних лічильників і синхронних лічильників з асинхронним перенесенням).
При об'єднанні двох лічильників (рис. 1.3) ніяких про- блем не виникає: вихід перенесення -CR молодшого лічильника со-единящей зі входом дозволу рахунку старшого лічильника ЕСТ. Ус-умова правильної роботи буде простим і легким: період тактового сигналу С не повинен бути менше, ніж за-тримка вироблення сигналу переносу CR.
Мал. 1.3 Об'єднання двох лічильників ІЕ17.
При об'єднанні трьох лічильників ситуація дещо ускладнилася-ється (рис. 1.4). Сигнал з вихід перенесення першого лічильника подає-ся на входи ЕСТ другого і третього лічильників. Сигнал з вихід перенесення другого лічильника подається на вхід ECR третього лічильника. В результаті третій лічильник буде вважати тільки тоді, коли є перенесення як у першого лічильника, так і у другого лічильника.
Мал. 1.4. Об'єднання трьох лічильників ІЕ17.
Умова правильної роботи схеми залишається тим же, що і в разі двох лічильників.
При необхідності об'єднання великої кількості лічильників (більшого чотирьох) можна уникнути накопичення сумарної затримки перенесення, включивши на входах старших лічильників ЕСТ логічні елементи АБО з потрібним числом входів. Ці елементи повинні збирати всі сигнали перенесення з більш молодших лічильників, тобто на їх виходах повинен бути нуль тоді, коли сигнали CR всіх попередніх лічильників ну-ліві. При цьому, правда, в сумарну затримку перенесення, ко-торая не повинна перевищувати періоду тактового сигналу С, виття-дуть затримки цих самих елементів АБО.
У будь-якому випадку при виконанні умови правильної робо-ти лічильників схема буде працювати як ідеальний лічильник, то є всі розряди многокаскадного лічильника будуть перемикати-ся одночасно.
55. Регістри зсуву. Реалізація схем з їх використанням. .
Мал. 11.11.Сдвіговие регістри.
Регістр ІР8 - найбільш простий з регістрів зсуву. Він являє собою 8-розрядну лінію затримки, тобто має тільки один інформаційний вхід, на який подається послідовна зсувається інформація (точніше, два входи, об'єднаних по функції 2И), і вісім паралельних виходів. Зрушення в бік виходів зі старшими номерами здійснюється по передньому фронту тактового сигналу С. Є також вхід скидання R, за нульовим сигналом на якому всі виходи регістра скидаються в нуль.
Регістр ІР9 виконує функцію, зворотну регістру ІР8. Якщо ІР8 перетворює вхідну послідовну інформацію в вихідну паралельну, то регістр ІР9 перетворює вхідну паралельну інформацію в вихідну послідовну. Однак суть зсуву не змінюється, просто в регістрі ІР9 всі внутрішні тригери мають виведені паралельні входи, і тільки один, останній тригер має вихід (причому як прямий, так і інверсний). Запис вхідного коду в регістр проводиться за нульовим сигналом на вході WR. Зрушення здійснюється по позитивному фронту на одному з двох тактових входів С1 і С2, об'єднаних по функції 2ИЛИ. Є також вхід розширення DR, сигнал з якого в режимі зсуву перезаписується в молодший розряд зсувного регістру.
Як і всі інші зсувні регістри, регістри ІР8 і ІР9 допускають каскадування, тобто спільне включення для збільшення розрядності. На рис. 11.12 показано спільне включення трьох регістрів ІР9. В результаті об'єднання виходить 24-розрядний зсувний регістр. При цьому збільшення розрядності не призводить до збільшення затримки зсуву, так як тактові входи всіх використовуваних регістрів об'єднуються паралельно. Вхідний 24-розрядний паралельний код перетвориться в вихідний послідовний код.
Мал. 11.12.Соедіненіе регістрів ІР9 для збільшення розрядності.