Як вже зазначалося раніше, комп'ютер працює з двійковій системою числення (логічний 0 і 1). Отже, і осередок пам'яті може перебувати в двох станах. Для динамічної пам'яті конденсатор комірки пам'яті може бути або заряджений, або розряджений.
Осередки пам'яті організовані у вигляді матриці. містить певну кількість рядків і стовпців, кратних двійці в цілій степені, наприклад:
- 1024 - 2 10,
- 2048 - 2 11;
- 8192 - 2 13 і т.д.
Матрицю пам'яті розміром 1024х1024 (1024 рядки і 1024 стовпця) можна описати, як 2 10 х2 10. Але, щоб спростити запис, прийнято вказувати тільки ступеня: 10х10.
Матриця може бути симетричною (кількість рядків і стовпців однаково) і асиметричною (кількість рядків і стовпців різному).
Асинхронна динамічна пам'ять
Спочатку процес доступу до пам'яті йшов "сам по собі", без будь-якої "прив'язки" до роботи решті комп'ютерної системи. Такий режим роботи отримав назву асинхронного режиму, а пам'ять називали - асинхронної динамічною пам'яттю. Механізм роботи асинхронної динамічної пам'яті був досить простим, але кількість затримок в її роботі було дуже велике - неможливо було точно сказати, коли система буде працювати, а коли буде вільна. У персональних комп'ютерах використовувалося кілька типів асинхронної динамічної пам'яті.
Пам'ять FRM (Fast Page Mode) використовувалася на системах типу XT, 286, 386, 486, початкових моделях Pentium. Час мінімального доступу пам'яті FRM становило 60 нс.
Пам'ять EDO (Extended Date Out) - був запропонований інший алгоритм управління видачею даних на шину, але прискорення досягалося тільки в режимі зчитування інформації.
Пам'ять BEDO (Burst EDO) - розробка фірми VIA, була застосована в деяких чіпсетах цієї фірми і широкого поширення не отримала.
Синхронна динамічна пам'ять
Швидкодія асинхронної пам'яті досить швидко себе вичерпала - частоти 70..75 МГц стали для неї межею. На зміну асинхронного режиму прийшов новий принцип організації роботи пам'яті, який отримав назву синхронного режиму.
- тривалість всіх тимчасових інтервалів строго фіксована;
- всі дії проводяться після закінчення певних часових інтервалів;
- модуль пам'яті містить внутрішній блок генерації частоти, що працює на системній частоті або значеннях, кратних їй;
- тривалість всіх тимчасових інтервалів вимірюється в тактах частоти шини пам'яті; цим займаються спеціальні лічильники контролера пам'яті;
- робота пам'яті ведеться по обох фронтах синхросигналу (позитивного і негативного), тобто через полтакта;
- можлива пакетна передача даних; організація черги запитів на доступ до матриці; є кілька режимів регенерації;
- організовано два незалежних фізичних масиву, що складаються з 4 логічних банків кожен. Можливо паралельне звернення до двох логічним банкам різних логічних масивів, що значно підвищує продуктивність роботи синхронної динамічної пам'яті.