Анотація: В лекції розповідається про тригерах різних типів, про алгоритми їх роботи, параметрах, типових схемах включення, а також про реалізацію на їх основі деяких часто зустрічаються функцій.
Тригери і регістри є найпростішими представниками цифрових мікросхем, що мають внутрішню пам'ять. Якщо вихідні сигнали логічних елементів і комбінаційних мікросхем однозначно визначаються їх поточними вхідними сигналами, то вихідні сигнали мікросхем з внутрішньою пам'яттю залежать також ще і від того, які вхідні сигнали і в якій послідовності надходили на них в минулому, тобто вони пам'ятають передісторію поведінки схеми. Саме тому їх застосування дозволяє будувати набагато складніші і інтелектуальні цифрові пристрої, ніж в разі найпростіших мікросхем без пам'яті. Мікросхеми з внутрішньою пам'яттю називаються ще послідовними або послідовних, на відміну від комбінаційних мікросхем.
Тригери і регістри зберігають свою пам'ять тільки до тих пір, поки на них подається напруга живлення. Інакше кажучи, їх пам'ять відноситься до типу оперативної (на відміну від постійної пам'яті і перепрограммируемой постійної пам'яті. Яким відключення живлення не заважає зберігати інформацію). Після виключення живлення і його подальшого включення тригери і регістри переходять в випадковий стан, тобто їх вихідні сигнали можуть встановлюватися як в рівень логічної одиниці, так і в рівень логічного нуля. Це необхідно враховувати при проектуванні схем.
Великою перевагою тригерів і регістрів перед іншими типами мікросхем з пам'яттю є їх максимально високу швидкодію (тобто мінімальні часи затримок спрацьовування і максимально висока допустима робоча частота). Саме тому тригери і регістри іноді називають також сверхоперативной пам'яттю. Однак недолік тригерів і регістрів в тому, що обсяг їх внутрішньої пам'яті дуже малий, вони можуть зберігати лише окремі сигнали, біти (тригери) або окремі коди, байти, слова (регістри).
Тригер можна розглядати як однорозрядних, а регістр - як багаторозрядні осередок пам'яті, яка складається з декількох тригерів, з'єднаних паралельно (звичайний, паралельний регістр) або послідовно (зсувний регістр або, що те ж саме, регістр зсуву).
Принцип роботи та різновиди тригерів
В основі будь-якого тригера (англ. - "тrigger" або "flip-flop") лежить схема з двох логічних елементів, які охоплені позитивними зворотними зв'язками (тобто сигнали з виходів подаються на входи). В результаті подібного включення схема може перебувати в одному з двох стійких станів, причому перебувати як завгодно довго, поки на неї подано напруга живлення.
Мал. 7.1. Схема триггерной осередки
Приклад такої схеми (так званої критичної осередки) на двох двухвходових елементах І-НЕ представлений на рис. 7.1. У схеми є два інверсних входу: -R - скидання (від англійського Reset), і -S - установка (від англійського Set), а також два виходи: прямий вихід Q і інверсний вихід -Q.
Для правильної роботи схеми негативні імпульси повинні надходити на її входи не одночасно. Прихід імпульсу на вхід -R переводить вихід -Q в стан одиниці, а так як сигнал -S при цьому одиничний, вихід Q стає нульовим. Цей же сигнал Q надходить по ланцюгу зворотного зв'язку на вхід нижнього елемента. Тому навіть після закінчення імпульсу на вході -R стан схеми не змінюється (на Q залишається нуль, на -Q залишається одиниця). Точно так же при приході імпульсу на вхід -S вихід Q в одиницю, а вихід -Q - в нуль. Обидва ці стійкі стани триггерной осередки можуть зберігатися як завгодно довго, поки не прийде черговий вхідний імпульс, - іншими словами, схема має пам'ять.
Якщо обидва вхідних імпульсу прийдуть строго одночасно, то в момент дії цих імпульсів на обох виходах будуть поодинокі сигнали, а після закінчення вхідних імпульсів виходи випадковим чином потраплять в одне з двох стійких станів. Точно так же випадковим чином буде обрано одне з двох стійких станів триггерной осередку при включенні харчування. Тимчасова діаграма роботи триггерной осередку показана на малюнку.
Таблиця 7.1. Таблиця істинності триггерной осередки
У стандартні серії цифрових мікросхем входить кілька типів мікросхем тригерів, що розрізняються методами управління. а також вхідними та вихідними сигналами. На схемах тригери позначаються літерою Т. В вітчизняних серіях мікросхем тригери мають найменування ТВ, ТМ і ТР в залежності від типу тригера. Найбільш поширені три типи (рис. 7.2):
- RS-тригер (позначається ТР) - найпростіший тригер, але рідко використовується (а).
- JK-тригер (позначається ТВ) має найскладніше управління, також використовується досить рідко (б).
- D-тригер (позначається ТМ) - найбільш поширений тип тригера (в).
Прикладом RS-тригера є мікросхема ТР2, в одному корпусі якої знаходяться чотири RS-тригера. Два тригера мають по одному входу -R і -S, а два інших тригера - по одному входу -R і по два входи -S1 і -S2, об'єднаних по функції І. Все тригери мають лише по одному прямому виходу. RS-тригер практично нічим не відрізняється за своїми функціями від критичної осередки, розглянутої раніше (див. Рис. 7.1). Негативний імпульс на вході -R перекидає вихід в нуль, а негативний імпульс на вході -S (або на будь-якому з входів -S1 і -S2) перекидає вихід в одиницю. Одночасні сигнали на входах -R і -S переводять вихід в одиницю, а після закінчення імпульсів тригер потрапляє випадково в одне зі своїх стійких станів. Таблиця істинності тригера ТР2 з двома входами установки -S1 і -S2 представлена в табл. 7.2.
Мал. 7.2. Тригери трьох основних типів
JK-тригер значно складніше за своєю структурою, ніж RS-тригер. Він відноситься до так званих Тактируемого триггерам, тобто він спрацьовує по фронту тактового сигналу. Прикладом може служити показана на рис. 7.2 мікросхема ТВ9, що має в одному корпусі два JK-тригера з входами скидання і установки -R і -S. Входи -R і -S працюють точно так же, як і в RS-тригері, тобто негативний імпульс на вході -R встановлює прямий вихід в нуль, а інверсний - в одиницю, а негативний імпульс на вході -S встановлює прямий вихід в одиницю , а інверсний - в нуль.
Однак стан тригера може бути змінено не тільки цими сигналами, але і сигналами на двох інформаційних входах J і K і синхросигналом С. Перемикання тригера в цьому випадку відбувається по негативному фронту сигналу С (по переходу з одиниці в нуль) в залежності від станів сигналів J і K. При одиниці на вході J і нулі на вході до по фронту сигналу С прямий вихід встановлюється в одиницю (зворотний - в нуль). При нулі на вході J і одиниці на вході До по фронту сигналу С прямий вихід встановлюється в нуль (зворотний - в одиницю). При одиничних рівнях на обох входах J і K з фронту сигналу С тригер змінює стан своїх виходів на протилежні (це називається рахунковим режимом).
Таблиця 7.3. Таблиця істинності JK-тригера ТВ9
Змінюється на проти-воположное
Мал. 7.3. Тимчасова діаграма роботи JK-тригера ТВ9
Таблиця істинності тригера ТВ9 представлена в табл. 7.3. а тимчасова діаграма роботи - на рис. 7.3.
Неможливо коректно відповісти на невірно сформульоване питання. Причому це формулювання зустрічається в багатьох тестах.
Судячи з питань тести відносяться до логічних елементів ТТЛ або КМОП. Напруга харчування цих елементів позитивне. Коли ставиться питання в якому присутні негативні вхідні сигнали, це наводить на думку про відсутність культури термінології. Рівні сигналів в цифрових пристроях розрізняють як "високий" або "низький", але ніяк не негативний.
Звідси вірні відповіді сприймаються як невірні.
І ще маса зауважень по суті питань, які часто відносяться не до основ цифрової схемотехніки, а до знання застарілої елементної бази вітчизняних виробників.