Синхронізація - важливий елемент в будь-яких системах перетворення і передачі даних. Зазвичай використовується синтез сітки частот прив'язаних по фазі до опорній частоті. Причому в багатьох випадках важливо не тільки формування заданої і стабільної в часі частоти, а й забезпечення якомога меншого рівня фазового шуму. Шум синхронізації дає невизначеність дискретизації при вимірах, зменшує дозвіл, дає погіршення результатів при кореляційної обробці. Оскільки шум синхронізації вносить свій внесок в усі компоненти систем - цей параметр є одним з важливих для розробника в процесі проектування системи. National Semiconductor представила нову серію LMK0300x синтезаторів сітки стабільних частот «Precision Clock Conditioner» для системної синхронізації, які забезпечують низький рівень фазового шуму. Високий ступінь інтеграції синтезаторів, а також використання компактних корпусів дозволяє спростити розробку, знизити вартість пристрою і зменшити площу, займану компонентами синтезатора.
Поява на ринку нового покоління динамічної пам'яті DDR3 дозволило підвищити пікову продуктивність цього типу пам'яті до 1,6 Гбіт / с на сигнальний контакт при зменшенні споживаної потужності. У статті розглянуті основні особливості та переваги DDR3, а також перспективи розвитку ринку нового покоління пам'яті. Наведено дані про номенклатуру мікросхем пам'яті DDR3 SDRAM, що випускаються одним з провідних світових виробників компанією Micron.
Захист інвестицій: аутентифікація і програмне керування функціональністю
У статті розглядається концепція автентичності на прикладі рішень компанії Maxim / Dallas, яка пропонує захищені мікросхеми пам'яті для забезпечення контролю безпеки і захисту інформації та вирішення таких завдань, як:
- захист інтелектуальної власності;
- ліцензування вбудованого апаратного і програмного забезпечення; - функція «захищене ПО» і установка статусу;
- пристрої, що запам'ятовують для зберігання даних із захистом від несанкціонованого копіювання.
моменту появи в 70-х рр. минулого століття вбудованих систем на цьому ринку весь час очікували закулісного персонажа під назвою «універсальна пам'ять», який, нарешті, вийде на сцену і замінить всю ієрархію пам'яті, що дісталася в спадок від великих ЕОМ, міні-ЕОМ і настільних комп'ютерів.
Ці очікування посилилися з появою вбудованих, мобільних, портативних комп'ютерів, і кандидати на роль універсальної пам'яті з'явилися на сцені. Деякі персонажі - такі як EEPROM, EPROM, УФ-EPROM, ферроелектріческое RAM і ін. Варіанти псевдо-RAM - були відхилені. Інші кандидати - наприклад, магнітні RAM, розглядалися, проте їхні перспективи були сумнівні по ряду економічних і технічних причин.
Флеш-пам'ять є найбільш практичним рішенням для таких систем, однак ключове значення має вибір типу флеш-пам'яті, який найкращим чином підходить для розроблюваного проекту. Який же вибір буде оптимальним?
Використання недорогий флеш-пам'яті NAND великої місткості вимагає застосування системи контролю дефектів, що ускладнює підсистему пам'яті. Крім того, виникає необхідність підтримки різних типів пам'яті і інтерфейсів різних виробників.
Повністю керована підсистема пам'яті може містити інтерфейс стандартної пам'яті RAM (PSRAM або SDR / DDR SDRAM). Така підсистема пам'яті забезпечує інтеграцію з процесором хоста і виключає необхідність контролю пам'яті з боку системи.
NOR-пам'ять з'явилася раніше NAND-пам'яті і в даний час широко застосовується у вбудованих системах. NOR-пам'ять використовується як для зберігання коду програми, так і даних. Основною її перевагою є безпосереднє виконання коду з флеш-пам'яті (execute-in-place - XIP). До того ж NOR-пам'ять можна безпосередньо з'єднати з хост-процесором, що спрощує проект і зменшує час розробки.
З ростом використання функцій мультимедіа у вбудованих системах збільшується також потреба в обсязі збережених даних і кодів програм. Для таких додатків використання NOR-пам'яті великої місткості для зберігання кодів і даних стає менш рентабельним порівняно з використанням NAND-пам'яті. При цьому максимальна ємність NOR-пам'яті в даний час обмежена 1 Гбіт.
NAND-пам'ять зручна для використання в додатках, що вимагають зберігання коду значної величини (такого, як операційна система (ОС) або додаток) і великих обсягів даних, тому що NAND-пам'ять не дорога, а її ємність досягає 16 Гбіт на кристал. На відміну від NOR-пам'яті, NAND-пам'ять не підтримує безпосереднє виконання коду (XIP) або довільну вибірку. В результаті в деяких системах, що використовують NAND-пам'ять, потрібно також NOR-пам'ять малої місткості для системної завантаження і виконання коду BIOS. В інших системах функції початкового завантаження може виконувати контролер NAND-пам'яті або вбудована завантажувальна ROM хост-процесора. Після завантаження системи на базі NAND-пам'яті для виконання коду використовується або затінення коду (shadowing), або виділення сторінок за запитом (demand paging). У разі затінення вся ОС і додатки копіюються з NAND-пам'яті в системну RAM, а в другому випадку - ОС і додатки копіюються в системну RAM по частинах і виконуються в міру необхідності.
Хоча NAND-пам'ять недорога і має велику ємність, ніж NOR-пам'ять, вона менш надійна і вимагає застосування технології контролю дефектів, включаючи виявлення та корекцію помилок, а також механізм вирівнювання зносу (wear-leveling) у багатьох додатках. Для реалізації цих функцій управління флеш-пам'яттю потрібні складні апаратні і програмні засоби. На малюнку 1 зображена система, в якій керуючий чіпсет (хост) пов'язаний з NAND-пам'яттю. У такій системі функції контролю помилок повинні виконуватися цим чіпсетом. Запуск функцій управління на хості потребує деякого доопрацювання програмного забезпечення, а також використання ресурсів ЦП і пам'яті хоста, що знижує загальну продуктивність системи.
Мал. 1. Система, що складається з чіпсета хоста, з'єднаного з автономної NAND-пам'яттю
Зі зменшенням проектних норм довжина коду корекції помилок для NAND-пам'яті з однорівневими осередками (single-level cell - SLC) збільшилася з 1 до 4 біт на 512-байт сектор, а для NAND-пам'яті з багаторівневими осередками (multi-level cell - MLC ) - з 4 до 8 біт на 512-байт сектор. Розмір сторінки збільшився з 512 до 4096 байт. Ресурс деяких типів SLC NAND-пам'яті з зменшеними проектними нормами знижений з 100 тис. До 50 тис. Циклів перезапису, а для MLC NAND-пам'яті - з 10 тис. До 5 тис. Циклів (в деяких випадках до 3 тис. Циклів). Для того щоб знизити кількість елементів в системі, багато виробників інтегрують контроллер NAND-пам'яті в чіпсет, який безпосередньо підключається до окремої NAND-пам'яті. Однак через тривале циклу проектування виробнику чіпсета досить складно відстежувати зміни в технології NAND-пам'яті. Тому функціональні можливості вбудованого в чіпсет контролера NAND-пам'яті будуть завжди відставати від технології NAND-пам'яті.
Існує кілька рішень, подібних NAND-пам'яті, які дозволяють поліпшити продуктивність і функціональні можливості стандартної NAND-пам'яті. Наприклад, флеш-пам'ять OneNAND є різновидом NAND-пам'яті, яка поєднує в одному пристрої RAM і окрему SLC NAND-пам'ять для забезпечення початкового завантаження і збільшення швидкості вибірки. OneNAND-пам'ять вимагає 1-біт код корекції помилок для кожного 512-байт сектора і управління функціями, реалізоване або на чіпсеті, або за допомогою окремого контролера.
Інший різновид NAND-пам'яті - OrNAND-пам'ять містить MirrorBit NOR-пам'ять з інтерфейсом NAND-пам'яті, що забезпечує зменшення часу запису в порівнянні зі звичайною NOR-пам'яттю. OrNAND-пам'ять також вимагає застосування системи корекції помилок з довжиною коду 1 біт, реалізованої на чіпсеті або на окремому контролері для забезпечення надійної завантаження системи. Крім того, максимальна ємність OrNAND-пам'яті в даний час обмежена 1 Гбіт, що поступається ємності NAND-пам'яті.
Через обмежені можливості вбудованого контролера NAND-пам'яті багато системні розробники використовують рішення на основі керованої (managed) NAND-пам'яті. Деякі виробники запропонували продукти на основі керованої NAND-пам'яті, які дозволяють знизити складність звичайної підсистеми пам'яті у вбудовується додатку. Варіанти керованої NAND-пам'яті включають iNAND, GBNAND, moviNAND, Managed NAND і NANDrive. Вони використовуються в основному для зберігання даних. Ці рішення дозволяють зменшити складність системи завдяки ефективному управлінню NAND-пам'яттю за допомогою вбудованого контролера і файлової системи флеш-пам'яті (flash file system - FFS), як показано на малюнку 2.
Мал. 2. Система з керованою NAND-пам'яттю для зберігання даних
Ці пристрої використовують стандартні інтерфейси, наприклад Secure Digital (SD), MultiMediaCard (MMC) або Advanced Technology Attachment (ATA). Наприклад, iNAND і GBNAND використовують інтерфейс SD, moviNAND і Managed NAND - інтерфейс MMC, а NANDrive - інтерфейс ATA. Ці пристрої не підтримують безпосереднє виконання коду (XIP), тому для забезпечення завантаження в таких системах необхідна NOR-пам'ять.
Використання керованої NAND-пам'яті виключає необхідність реалізації складних функцій управління пам'яттю на хості. В результаті у виробників чіпсетів немає необхідності постійно стежити за змінами в технології NAND-пам'яті.
Оскільки керована NAND-пам'ять не забезпечує можливість завантаження системи, розробникам доводиться використовувати для цього дорожчу NOR-пам'ять. Однак останнім часом з'явилися гібридні рішення, наприклад флеш-пам'ять mDOC H3. У таких гібридних системах використовуються RAM і керована NAND-пам'ять в межах одного пристрою, що спрощує побудову системи, як показано на малюнку 3.
Мал. 3. Система з гібридним пристроєм пам'яті, що містить RAM і керовану NAND-пам'ять
З іншого боку, гібридна NAND-пам'ять має більший час завантаження, оскільки необхідно скопіювати завантажувальний код з NAND-пам'яті в завантажувальний RAM після включення живлення. Крім того, гібридна NAND-пам'ять складніша, її важко інтегрувати в систему, а для роботи з нею потрібно ОС, яка підтримує виділення сторінок за запитом (demand paging) на хості.
Флеш-пам'ять mDOC H3 використовує шину NOR-типу для зв'язку з процесором хоста і забезпечує більш швидке зчитування, ніж NAND-пам'ять, і більш швидку запис, ніж NOR-пам'ять. Через більшої швидкості запису ці пристрої підходять для зберігання мультимедійних даних.
Використання керованої NAND-пам'яті або навіть гібридної керованої NAND-пам'яті з можливістю завантаження системи не дозволяє в значній мірі спростити побудову підсистеми пам'яті. Розробники все ще повинні враховувати різні типи пам'яті і інтерфейсів різних виробників і інші особливості системи. Такі типи підсистем пам'яті часто вимагають використання безлічі компонентів з великою кількістю висновків, розробки складних апаратних і програмних засобів. Це збільшує вартість системи, площа друкованих плат, час розробки і споживану потужність. Крім того, збільшується складність зовнішнього контролера пам'яті в процесорі хоста. Для сучасних систем необхідні зручні для користування повністю керовані підсистеми пам'яті для зберігання даних і коду зі стандартною шиною і RAM, інтегровані в одному пристрої.
Розробники потребують підсистемі пам'яті, яка забезпечує зберігання сотень Мбіт коду з можливістю безпосереднього виконання (XIP), а також задовольняє зростаючим вимогам по зберіганню мультимедійних даних. Така система повинна поєднувати переваги NOR-пам'яті (швидке читання), NAND-пам'яті (низька вартість і велика ємність) і RAM (зручне звернення по шині). Це рішення також має бути простим у використанні і не складним при проектуванні. Така система вимагає мінімальної додаткової розробки апаратних і програмних засобів, має стандартний інтерфейс зв'язку з чіпсетом хоста або процесором без використання додаткової логіки і забезпечує такий же простий і зручний доступ, як до SRAM.
Вбудований контролер цієї підсистеми пам'яті повинен забезпечувати корекцію помилок, управління дефектними блоками і вирівнювання зносу (wear-leveling) NAND-пам'яті. Контролер повинен мати можливість також керувати вбудованою пам'яттю всіх типів (NOR, NAND і RAM) для того, щоб повністю звільнити хост-систему від виконання цих функцій.
Мал. 4. Приклад системи в одному корпусі, що складається з контролера пам'яті з вбудованою завантажувального NOR-пам'яттю, NAND-пам'яті і RAM: а) блок-схема, б) розподіл пам'яті
Блок RAM розділений на дві частини, які доступні з боку хоста і можуть бути налаштовані користувачем: кеш для псевдо NOR-пам'яті (PNOR) і системна RAM для хоста. Блок NAND-пам'яті використовується для енергонезалежного зберігання даних для області PNOR і відображення в пам'яті ATA NAND-диска. Конфігурується PNOR-блок емулює функцію NOR, використовуючи кеш RAM і NAND-пам'ять. Оскільки NAND-пам'ять використовується як основний блок енергонезалежної пам'яті, це рішення забезпечує зберігання досить великого XIP-коду і здатне ефективно замінити традиційне рішення на базі дорожчий NOR-пам'яті великої місткості. За допомогою стандартного протоколу ATA за стандартною шині RAM (PSRAM або SDR / DDR SDRAM) це рішення забезпечує достатню ємність для зберігання даних в мультимедійних додатках, що використовують інтерфейс ATA. Крім того, кеш RAM в PNOR-блоці також сприяє збільшенню ресурсу флеш-пам'яті і надійності зберігання коду та даних за допомогою мінімізації циклів читання / запису NAND-пам'яті.
Оскільки пристрій пропонується в компактному корпусі, така підсистема керованої пам'яті здатна спростити побудову інтерфейсу і системи, зменшує час розробки, знижує загальну вартість рішення і покращує якість і надійність. До інших переваг відносяться конфігурується користувачем псевдо NOR-пам'ять для зберігання XIP-коду; надійна система детектування і корекції помилок MLC і SLC NAND-пам'яті і можливість масштабування системи для збільшення ємності пам'яті. Що не вимагає серйозних витрат на розробку апаратних і програмних засобів, така підсистема пам'яті може стати тим довгоочікуваним персонажем з п'єси Беккета.