Цифрові логічні пристрої підрозділяються на два класи: комбінаційні і послідовних.
Комбінаційні цифрові пристрої реалізують різні перетворення двійкових цифрових сигналів на основі комбінаційних логічних функцій. Вихідні сигнали комбінаційних пристроїв в будь-який момент часу однозначно визначаються вхідними сигналами, що мають місце в цей момент часу.
До основних типів таких пристроїв відносяться суматори, дешифратори і шифратори, перетворювачі кодів, мультиплексори і демультиплексори, схеми порівняння двійкових чисел і ін.
Другий клас логічних пристроїв містить послідовних схема або кінцеві автомати. Послідовних пристрої обов'язково містять елементи пам'яті. Вихідні сигнали послідовних пристроїв визначаються не тільки сигналами, наявними на входах в даний момент часу, але і станом елементів пам'яті. Таким чином, реакція послідовних пристрою на певні вхідні сигнали залежить від передісторії його роботи.
До основних типів послідовних пристроїв відносяться тригери, лічильники і регістри.
Дешифратором називають перетворювач двійкового n -розрядним коду в унітарний позиційний 2n-розрядний код, все розряди якого, за винятком одного, дорівнюють нулю. Дешифратори бувають повні і неповні.
Для повного дешифратора виконується умова:
де n - число входів, N - число виходів.
Якщо в роботі дешифратора використовується неповне число виходів, то такий дешифратор називається неповним. Так, наприклад, дешифратор, який має 4 входи і 16 виходів, буде повним, а має тільки 10 виходів є неповним. В умовному позначенні дешифраторів використовуються літери DC (від англ. Decoder).
Входи дешифраторів прийнято позначати їх двійковими вагами. Крім інформаційних входів дешифратор має один або більше входів дозволу роботи позначаються як Е (Enable). При наявності дозволу з цього входу дешифратор працює описаним чином, при його відсутності всі виходи дешифратора пасивні.
На ріс.20.1, а наведено умовне позначення дешифратора, що має два довічних входи і чотири виходи. Робота цього дешифратора описується наступними логічними функціями: Y0 =; Y1 =; Y2 =; Y3 =.
Ріс.20.1. Умовне графічне позначення дешифратора (а) і схема його реалізації (б)
Функціональна схема дешифратора, складена на основі записаних вище логічних функцій, показана на рис. 20.1, б. За допомогою інверторів, включених на вході дешифратора, на внутрішній шині даних дешифратора формується повний набір логічних сигналів:. . . . З використанням елемента І формуються відповідні вихідні сигнали.
Описаний дешифратор реалізований на мікросхемі КР531ІД14, яка представляє собою два перетворювача. т. е. кожен дешифратор має два інформаційних входи і чотири інверсних виходу, а також інверсний вхід дозволу Е (рис. 20.2).
Мал. 20.2. ІМС КР531ІД14
Цифри на вході (1, 2) позначають вага розряду двійкового числа, а цифри на виході (0, 1, 2, 3) визначають десяткове число, що відповідає заданому числу на вході.
При логічної 1 на вході дозволу на всіх виходах будуть також логічні 1. При активізації входу дозволу, т. Е. При Е = 0, логічний 0 з'являється на тому виході дешифратора, номер якого відповідає десятковому еквіваленту двійкового числа, поданого на інформаційні входи.
Як неповного дешифратора можна привести мікросхему К555ІД6 (рис. 20.3).
Мал. 20.3. дешифратор К555ІД6
Значення активного рівня (нуля) має той вихід, номер якого дорівнює десятковому числу, що визначається двійковим числом на вході.
Наприклад, якщо на всіх входах - логічні нулі, то на виході - логічний нуль, а на інших виходах - логічна одиниця.
Якщо на вході - логічна одиниця, а на інших входах - логічний нуль, то на виході - логічний нуль, а на інших виходах - логічна одиниця.
Якщо на вході - двійкове число, що перевищує 9 (наприклад, на всіх входах одиниці, що відповідає двійковому числу 1111 та десятковому числу 15), то на всіх виходах - логічна одиниця.
Завдяки наявності входу дозволу можна нарощувати розмірність дешифраторів. Так, використовуючи 5 дешифраторів. можна побудувати дешифратор (рис. 20.4).
Мал. 20.4. дешифратор
Схема працює в такий спосіб. Наприклад, при подачі на вхід числа 0100 (двійковий еквівалент десяткового числа 4) і при Е = 0 логічний 0 з'явиться лише на другому (зверху) виході дешифратора DC1. а на всіх інших виходах будуть логічні 1.
Це призведе до активізації лише дешифратора DC3 і активізується (з'явиться логічний 0) лише його верхній вихід, що і буде відповідати десятковому числу 4.
При подачі на вхід числа 1111 буде активізований дешифратор DC5 і на його нижньому виході з'явиться логічний 0, що буде відповідати десятковому числу 15.
Очевидно, що якщо використовувати дві мікросхеми КР531ІД14, т. Е. Чотири дешифратора. можна побудувати неповний дешифратор.
Розглянемо принцип розширення розрядності дешифраторів на прикладі повного чотирирозрядний дешифратора.
Принцип роботи та побудови 8-розрядного DС наступний. Проводиться поділ коду дешіфріруемого числа на дві частини по 4 розряду, молодші. старші.
Код, який визначається комбінацією старших змінних, обумовлює вибір одного з шістнадцяти дешифраторів. Наприклад, якщо на вхід надходить код. то старші чотири розряду, вступаючи на входи DСY. призводять до появи сигналу логічного нуля на 15-му виході DСY. так як 11112 = 1510. отже, перекладається в робочий режим DС15.
Молодші розряди, які одночасно надходять на DС0. DС15. обумовлюють порушення другого виходу DС. так як 00102 = 210. Результат визначається як сума 111 100 002 = 24010 і 00102 = 210. тобто 111100102 = 24210. Решта виходи всіх дешифраторів знаходяться при цьому в стані логічної одиниці.
Схема восьмирозрядного дешифратора приведена на рис. 20.5.
Дешифратор - одне з широко використовуваних логічних пристроїв. Його застосовують для побудови різних комбінаційних пристроїв. Це обумовлено тим, що на виході дешифратора виробляються всі можливі логічні твори всіх вхідних змінних. Підключаючи до певних висновків дешифратора логічний елемент АБО або використовуючи дешифратор з відкритим виходом і реалізуючи на ньому «монтажне АБО», можна реалізувати будь-яку логічну функцію.
Одне із застосувань дешифраторів - управління світлодіодними індикаторами. Дешифратор ІД9 призначений для управління неповної світлодіодною матрицею.
Матриця складається з дискретних світлодіодів, розрахованих на прямий струм 10 мА. Хрестиками відзначені світлодіоди, що включаються послідовно (тобто одночасно). Нескладно бачити, що положення послідовно включених випромінювачів відповідають компонуванні семисегментних індикаторів. Ця обставина дозволяє використовувати ІС для управління індикаторами типу АЛС324Б. (Рис. 20.6, 20.7).
На виході шифратора (кодера) встановлюється двійковий код, відповідний десятичному номеру порушеної інформаційного входу. В умовному позначенні шифраторів використовуються літери СD (від англ. Сoder).
Шифратор може бути використаний як для подання (кодування) десяткового числа двійковим кодом, так і для видачі певного коду (його значення заздалегідь вибирається) при натисканні клавіші з відповідним символом. При появі цього коду система оповіщається про те, що натиснута певна клавіша клавіатури.
Мал. 20.5. восьмизарядний дешифратор
Аналогічно дешифратора, шифратори бувають повні і неповні.
Для повного шифратора виконується умова:
Використовуючи цю таблицю відповідності, можна записати логічні вирази, включаючи в логічну суму ті вхідні змінні, які відповідають одиниці деякої вихідної змінної.
Так, на виході буде логічна «1» тоді, коли логічна «1» буде або на вході. або. або. або. т. е.
На рис. 20.8, а представлена схема такого шифратора, яка використовує елементи АБО.
Ріс.20.8. Шифратор на елементах АБО (а) і його умовне позначення (б)
На ріс.20.8, б показані висновки шифратора: Е - вхід дозволу роботи і Е 0 - вихід, логічний 0 на якому свідчить про те, що жоден інформаційних вхід не збуджений.
На практиці часто використовують шифратор з пріоритетом. У таких Шифратори код двійкового числа відповідає найвищому номеру входу, на який подано сигнал «1». На пріоритетний шифратор допускається подавати сигнали на кілька входів, а він виставляє на виході код числа, відповідного старшому входу.
Прикладом пріоритетного шифратора є мікросхема К555ІВЗ (рис. 20.9).
Мал. 20.9. Пріоритетний шифратор К555ІВ3
Шифратор має 9 інверсних входів, позначених через.
Абревіатура означає «пріоритет». Шифратор має чотири інверсних виходу. Абревіатура означає «шина» (від англ. Bus).
Цифри визначають значення активного рівня (нуля) у відповідному розряді двійкового числа. Наприклад, позначає, що нуль на цьому виході відповідає числу 8. Очевидно, що це неповний шифратор.
Якщо на всіх входах - логічна одиниця, то на всіх виходах також логічна одиниця, що відповідає числу 0 в так званому інверсному коді (1111).
Якщо хоча б на одному вході є логічний нуль, то стан вихідних сигналів визначається найбільшим номером входу, на якому є логічний нуль, і не залежить від сигналів на входах, що мають менший номер.
Наприклад, якщо на вході - логічний нуль, а на всіх інших входах - логічна одиниця, то на виходах є наступні сигнали:. що відповідає числу 1 в інверсному коді (1110). Якщо на вході логічний нуль, то незалежно від інших вхідних сигналів на виходах є наступні сигнали:. що відповідає числу 9 в інверсному коді (0110).
Для отримання шифраторів з великим числом входів, тобто нарощування розмірності шифратора, об'єднують мікросхеми шифраторів з додатковими висновками.
Так мікросхема К555ІВ1 (рис. 20.10) являє собою пріоритетний шифратор. т. е, має 8 інверсних входів і 3 інверсних виходу. Крім цього вона має вхід дозволу EI. вихід перенесення ЕО і вихід G. визначальну ознаку вхідного інформаційного сигналу.
Мал. 20.10. Пріоритетний шифратор К555ІВ1
Якщо на всіх інформаційних входах логічна 1, то при подачі на вхід EI логічного 0, на виходах 1, 2, 4 і G будуть такі логічні 1, а на виході перенесення ЕО - логічний 0.
Якщо активізувати один з інформаційних входів (подати на нього логічний 0), то на входах 1, 2, 4 з'явиться інверсний код, що відповідає номеру активізованого входу, на вході G - логічний 0, який є ознакою подачі вхідного сигналу, а на виході ЕО - логічна 1.
Якщо ж мікросхема не активована, т. Е. На вхід дозволу EI подана логічна 1, то на всіх виходах мікросхеми також буде логічна 1 незалежно від того, що буде подано на інформаційні входи.